Western Digital a ajouté deux nouveaux cœurs de processeur RISC-V - le SweRV Core EH2 et le SweRV Core EL2 - dans sa gamme SweRV de CPU microcontrôleurs. Et, conformément aux pièces passées, la société a mis gratuitement à la disposition de l'industrie son abstraction de conception de niveau de transfert de registre (RTL). En outre, la société a également présenté la première conception matérielle de référence pour la mémoire cohérente de cache OmniXtend sur le protocole Ethernet, et transféré la gestion et le support de l'architecture à Chips Alliance.
Lire la suite sur AnandTech.
